This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本國特許庁 (JP) (12) 公開特許公報(A)

(11)特許出顧公開番号

;123

特開平6-231098

(43)公開日 平成6年(1994)8月19日

(51) Int.Cl.⁸

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 15/16

420 Z 9190-5L 470 M 9190-5L

審査請求 未請求 請求項の数4 OL (全 9 頁)

(21)出願番号

特願平5-14000

(71)出願人 000005223

富士通株式会社

(22)出願日 平成5年(1993)1月29日 神奈川県川崎市中原区上小田中1015番地

(72)発明者 栗林 暢彦

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 伊東 忠彦


(54) 【発明の名称】 マルチプロセッサシステムの制御方式

(57)【要約】

【目的】 本発明はマルチプロセッサシステムの制御方 式に関し、SSUに接続されるFEP及び複数のBEP 夫々のS V P 間で通信を行なう必要がなく、S V P 間通 信のためのハードウェア及びソフトウェア量を削減でき ることを目的とする。

【構成】 システム記憶装置 (25) 内にレジスタ (3 2) を設け、上記システム記憶装置 (25) の電源投入 後上記レジスタ (32) をオンとし、各クラスタ (2) 1,22) は夫々の電源投入時に上配システム記憶装置 (25) のレジスタ (32) を監視して上記レジスタ (32) がオンのとき上記システム記憶装置に接続す る。

本発明方式のSCMPの構成図



3/ 25

(2)

【特許請求の範囲】

コンピュータシステムであるクラスタ 【醋浆項1】 (21, 22) が複数でシステム記憶装置(25)を共 有するマルチプロセッサシステムの制御方式において、 システム記憶装置 (25) 内にレジスタ (32) を設 け、上記システム記憶装置(25)の電源投入後上記レ シスタ (32) をオンとし、

7

各クラスタ (21, 22) は夫々の電源投入時に上配シ ステム記憶装置 (25) のレジスタ (32) を監視して 上記レジスタ (32) がオンのとき上記システム記憶装 10 置に接続することを特徴とするマルチプロセッサシステ ムの制御方式。

【諸求項2】 請求項1記載のマルチプロセッサシステ ムの制御方式において、

電脳が投入されたクラスタはシステム記憶装置(25) に対して割込みを発生することを特徴とするマルチプロ セッサシステムのの制御方式。

【請求項3】 請求項1又は2記載のマルチプロセッサ システムにおいて、

上記システム記憶装置(25)にその記憶データが有効 20 か無効かを示すビット(46)を設け、

各クラスタ (21, 22) では上記ピット (46) を参 照してシステム記憶装置(25)の記憶データを判断す ることを特徴とするマルチプロセッサシステムの制御方

【鯖求項4】 請求項3記載のマルチプロセッサシステ ムの制御方式において、

システム記憶装置(25)に重大な障害の発生によりセ ットされるフラグ(47)を設け、上記フラグ(47) スを禁止することを特徴とするマルチプロセッサシステ ムの制御方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はマルチプロセッサシステ ム制御方式に関し、システムストレッジカップルトマル チプロセッサシステムの制御方式に関する。

[0002]

【従来の技術】従来より図8に示す如くフロントエンド プロセッサ (FEP) 10、及びクラスタとしてのパッ 40 クエンドプロセッサ (BEP) 11, 12をシステム配 憶装置(SSU)15に夫々接続したシステムストレッ ジカップルトマルチプロセッサシステム(SCMP)が ある。従来のSCMPではFEP10、及びクラスタと してのBEP11、12夫々に付設されたサービスプロ セッサ (SVP) 16, 17, 18間をローカルエリア ネットワーク (LAN) 19で接続している。FEP 1 0、BEP11、12夫々は異種のコンピュータである 場合もあり、電源は互いに独立し、FEP10からSS U15に電源を供給している。

[0003]

【発明が解決しようとする課題】従来、SCMPの電源 を立上げる場合は、SVP16~18間でLAN19を 介して通信を行ない、SVP16~18の同期をとって FEP10及びBEP11、12の電源を立上げてい

2

【0004】このようにSVP16~18間をLANに よって接続するとハードウェアが大規模になり、また、 異種のコンピュータであるFEP10、BEP11,1 2をSVP16~18を介してLAN19に接続するた めソフトウェアが大規模となり、通信に要する時間も長 くなるという問題があった。

【0005】本発明は上記の点に鑑みなされたもので、 SSUに接続されるFEP及び複数のBEP夫々のSV P間で通信を行なう必要がなく、SVP間通信のための ハードウェア及びソフトウェア量を削減できるマルチブ ロセッサシステムの制御方式を提供することを目的とす る。

[0006]

【課題を解決するための手段】本発明のマルチプロセッ サシステムの制御方式は、コンピュータシステムである クラスタが複数でシステム記憶装置を共有するマルチブ ロセッサシステムの制御方式において、システム記憶装 置内にレジスタを設け、上記システム記憶装置の電源投 入後上記レジスタをオンとし、各クラスタは夫々の電源 投入時に上記システム配憶装置のレジスタを監視して上 記レジスタがオンのとき上記システム記憶装置に接続す

【0007】また、電源が投入されたクラスタはシステ のセットにより上記システム記憶装置(25)のアクセ 30 ム記憶装置に対して割込みを発生する。また、上記シス テム記憶装置にその記憶データが有効か無効かを示すビ ットを設け、各クラスタでは上記ピットを参照してシス テム記憶装置の記憶データを判断する。

> 【0008】また、システム記憶装置に重大な障害の発 生によりセットされるフラグを設け、上記フラグのセッ トにより上記システム記憶装置のアクセスを禁止する。

【作用】本発明においては、システム記憶装置の電源投 入でレジスタがオンとなった後、電源投入されたクラス タをシステム記憶装置に接続するため、サービスプロセ ッサ (SVP) 間で通信を行なうことなくシステム内の 各クラスタの電源投入を行なうことができる。

【0010】また、電源が投入されたクラスタはシステ ム記憶装置に割込みを行なうため、システム記憶装置を 管理するプロセッサのオーバーヘッドが軽減される。

【0011】また、システム配憶装置のデータが有効か 無効かを示すピットから各クラスタで配憶データを判断 するため、システム配憶装置の無駄なアクセスが抑止さ れ、システム記憶装置の重大な障害の発生時にアクセス 50 が禁止され、障害が拡大することが防止される。

—1190—

4/ 25

3

(3)

[0012]

【実施例】図 1 は本発明方式のS CMPの一実施例の構成図を示す。同図中、FEP 2 0 及びBEP 2 1, 2 2 夫々がS SU 2 5 に接続されてS CMPを構成している。FEP 2 0 及びBEP 2 1, 2 2 夫々にはS VP 2 6 \sim 2 8 夫々が付散されており、S VP 2 6 \sim 2 8 はLANにより接続されてない。

[0013] SSU25内には構成制御レジスタ(CFR) 30、コネクト機構レジスタ(CFX) 31が設けられている。

【0014】オートマチックリモートコントローラユニット(ARC)29はFEP20及びBEP21,22の電源制御を行なうと共に、これらに電源警告レポート等を供給する。

【0015】図2はSCMPの一実施例のプロック図を示す。同図中、図1と同一部分には同一符号を付す。SSU25内のメモリ部40はメモリ制御部41によりアクセスを制御される。メモリ制御部41内にはSCMP内のクラスタの接続構成情報を格納する構成制御レジスタ(CFR)30と、ホットスタンバイ等の高速切換えのために上配CFR30で接続を定義されたクラスタのうち実際に使用するクラスタの接続情報を格納するコネクト制御レジスタ(CFX)31と、クラスタの接続が可能であることを指示するクラスタレディレジスタ(CRR)32とが設けられている。

【0016】メモリ制御部41に制御されるムーパー (MOVER) 42はFEP20及びBEP21, 22 との間でデータの転送を行ない、割込み制御回路(GSIGP)はFEP20, BEP21, 22との間で割込み要求及びパラメータを送受して割込み制御を行なう。また、SCIインタフェース44はFEP20, BEP21, 22夫々のSCI(サービスプロセッサコントロールインタフェース)と接続されてFEP20, BEP21, 22夫々よりのリモートスキャン時にメモリ制御部41内のレジスタの内容を転送する。

【0017】マルファンクション検出回路45はBEP 21、22夫々から異常信号を供給されると、他のBE PにどのBEPが異常状態かを通知する。

【0018】BEP21のメモリ装置(MSU)50は メモリ制御装置(MCU)51によりアクセスを制御さ 40 れる。MCU51にはスカラー演算を行なうプロセッサ であるスカラーユニット(SU)52及びベクトル演算 を行なうプロセッサであるベクトルユニット(VU)5 3が接続されている。

【0019】MCU51に制御されるMOVER54及びGSIGP55夫々はSSU25のMOVER42及びGSIGP43夫々と接続され、データ転送及び割込みを行なう。またSCI56はSSU25のSCIインタフェース44と接続されると共に、SVP27と接続されており、SVP27との間で制御情報を送受する。

システム電源制御装置(SPC)57は端子58を介して接続されたARC29の制御に従ってBEP21及びSVP27の電源制御を行なう。

【0020】 FEP20及びBEP22の構成は上記B EP21と同様である。

【0021】図3は本発明方式のSCMPの要部のプロック図、図4はFEP20のSVP26が実行する電源投入処理のフローチャート、図5はBEP21,22のSVP27,28が実行する電源投入処理のフローチャートを示す。

【0022】図4において、ステップS2ではSVP26はFEP20及びSSU25のパワーオンリセットを行なう。次にステップS4でSVP26に格納されている構成情報をFEP20のSCIよりSSU25のSCIインタフェース44に転送し、上記構成情報をCFR30及びCFX31夫々にセットする。

[0023] なお、上配CFR30の内容はその後、書換えられることはなく固定され、CFX31の内容はFEP20のソフトウェアによって書換えられ、ホットスタンパイ等の高速の切換えが可能となり、従来の如くSVP26~28間でLANを用いてCFR30の内容を書換える必要がなく制御が簡素化される。この後ステップS6でクロックチューニングを実行し、ステップS8でCRR32をオンとし、ステップS9でSSUパワーレディ(SPR)信号をオンとして処理を終了する。

【0024】ここで、クロックは図6に示す如く、端子60より入来するクロックを基準としたクロックフェーズジェネレータ61で位相レジスタ64の位相設定値に応じた位相の各種クロックを生成し、クロックディスト30リビュータ62で端子631~63 n 夫々に分配して装置の各部に供給している。クロックチューニングは上記位相レジスタ64に位相設定値をロードすることによって行なわれる。

【0025】図5において、ステップS10でSVP27はBEP21のパワーオンリセットを行なう。次にステップS12でクロックチューニングを行ない、ステップS14でMCU51内のユニットレディレジスタ(URR)70をオンとする。この後、BEP21のSCI56からSSU25のSCIインタフェース44を通じてCRR32の内容をスキャンアウトし、ステップS16でCRR32がオンか否かを判別する。CRRオンの場合はステップS18でBEP21のMCU51内のSSU接続フラグ(SCF)71をオンとし、ステップS20でSSUに割込みをかけ処理を終了する。CRRオフの場合はSCF71をオンとすることなく処理を終了する。

【0026】 ここで、図4の処理を実行することによって、図3に示すSSU25内のCFR30及びCFX3 1に構成情報がセットされ、アンド回路72は上記構成情報によって接続が指定されたクラスク(BEP)につ

50

(4)

いてのみオンとなる信号を生成してMOVER42, G SIGP43、マルファンクション検出回路45夫々に 供給すると共にBEP21,22に供給する。またCR R32及びSPRがオンとされる。

【0027】次に図5の処理が実行されると、BEP2 1内のURR70及びSCF71がオンとする。また端 子73より入来するSSUパワーレディ信号がオンでフ リップフロップ74に格納されるためアンド回路75出 力がオンとなってアンド回路76、77に供給される。 正側出力をオンとする。このアンド回路76の正負両出 力はSSU25のアンド回路78に供給され、アンド回 路78のオン出力はMOVER42, GSIGP43, マルファンクション検出回路45に供給され、これらの 回路はアンド回路72,78の両オン出力により動作状 態となる。

【0028】また、アンド回路77はSSU25のアン ド回路72出力及びBEP21のアンド回路75出力及 プURR70がオンとなるとMOVER54及びGSI MOVER54, GSIGP55 &SSU250MOV ER42、GSIGP43との間でデータ転送及び割込 みが可能となる。

【0029】この後、ステップS20によってMSU5 0内のファームウェアが起動されMCU51はGSIG P55からSSU25のGSIGP43に対して割込み 要求を発行する。この割込みはGSIGP55、43間 がビジーでコンディションコードCC=2の場合は所定 時間(例えば1msec) 待ちビジーが解消してCC= 0となったときリトライされ、バスパリティマシンチェ 30 ック等でCC=2のときは2回リトライされる。このB EP21からSSU25に割込みを行なうことによって SSU25にBEP21が起動したことが通知され、更 にSSU25のGSIGP43からFEP20に通知さ れる。これによってFEP20はBEP21,22夫々 の電源が投入されたかどうかを知るためにSSU25を 繰り返しポーリングする必要がなくFEP20のオーバ ーヘッドが軽減される。

[0030] ところで、BEP21よりBEP21の誤 動作等によって異常信号が出力されるとSSU45のマ 40 ルファンクション検出回路45は端子80より他のBE P22にBEP21を切放したことを通知する。

【0031】 このようにして、SVP26~28間でL ANを用いた通信を行なうことなく、SCMPの電源投 入を行なうことができる。

【0032】また、SSU25はクロックチューニング がなされた後、クラスタレディレジスタ(CRR)22 がオンとされ、BEP21ではクロックチューニングの 後、CRR22がオンかを判別してMOVER54, G

ング等のノイズがMOVER42、54間及びGSIG P43, 55間を転送されることがなく誤動作を防止で きる。

【0033】ここで、SSU25のメモリ部40にはデ ータインパリッド(D I)ビット46及びシステムダメ ージ (SD) ピット47が設けられている。DIピット 4-6はSSU25のパワーオンリセット時にメモリ制御 部41により1にセットされ、またSSU25の電源瞬 断時に1にセットされ、SSU25内のデータが保障さ アンド回路 7 6 はこの他に URR 7 0 出力がオンのため 10 れないことを表わす。また SDビット 4 7 は SSU 2 5 のパワーオンリセット時にメモリ制御部41により0に リセットされまたSSU25に重大な障害が発生した場 合に1にセットされる。

[0034] FEP20はOSのIPL中でSCIイン タフェース44を介してDIピットをチェックし、1の ときSSU25のデータが無効と判断し、またSSU2 5に有効なデータを書込むと命令を発行してDIビット 46を0にリセットする。またFEP20は電源異常が 発生した場合は命令によりSCIインタフェース44よ GP55を動作状態とする。これによってBEP21の 20 りDIピット46の値をチェックしDIピット46が1 のときはSSU25のデータが無効と判断し、またSS U25をアクセスして所定回数ノットオペレーションで あるとSSU25は使用不可と判断する。

> 【0035】BEP21, 22はARC29から電源警 告レポートを受取ると命令によりSCIインタフェース 44よりDIピット46の値をチェックし、DIピット が1のときはSSU25のデータが無効と判断し、また SSU25をアクセスして所定回数ノットオペレーショ ンであるとSSU25は使用不可と判断する。

[0036] SSU25はFEP20及びBEP21, 22よりアクセスされたとき、SDビット47が1のと きMOVER42をノットオペレーションとしてアクセ スを禁止する。

【0037】このようにDIピット46を設けることに よってSSU25の無駄なアクセスが抑止され、SDビ ット47を設けることによってSSU25のアクセスが 禁止されて障害が拡大することを防止できる。

【0038】次に各クラスタで障害を検出したときの勁 作について説明する。BEP21のMCU51内には図 ?に示す如く、チェックストップ検出回路?1が設けら れており、BEP21のチェックストップを検出する と、チェッストップレジスタ (CSR) 72に1を書込 む。CSR72はパワーオンリセント時に0にリセット されており、CSR72に1が書込まれるとノア回路7 3は0となる。

【0039】また、BEP21の動作状態を表わすMC U51内のアクティブステート(AS)74の内容は割 込み制御部76に供給されている。割込み制御部76は ASの内容よりウォッチドッグタイマアウト等の障害を SIGP55を動作可能とするため、クロックチューニ 50 検出するとSCI56を通してSVP27に割込みを行 (5)

特開平6-231098

ない上記AS74の状態をリザルトレジスタ75及びS C I 5 6 を通して通知する。SVP2 7 は上配AS74 の状態から障害通知の命令を発行し、この命令はSCI 56を通してデコーダ77に供給される。デコーダ77 でこの命令が障害通知の命令と判別されるとデコーダ7 7はカウンタ78を起動し、カウンタ78は所定時間た け1の信号を発生してノア回路73に供給する。ノア回 路73出力は端子79より図3に示すSSU25のマル ファンクション検出回路45に供給され、ノア回路73 出力が0のときマルファンクション検出回路45はBE 10 25 SSU P21に障害発生として他のクラスタであるBEP22 に通知する。

【0040】このようにAS74の内容をSVP27で 判別してSVP27の命令でDEC77, カウンタ78 により異常信号を生成するため、MCU51内の回路構 成が簡単となり、MCU51とSCI56夫々の外部接 続ピンの増加を防止できる。

[0 0 4 1]

【発明の効果】上述の如く、本発明のマルチプロセッサ システムの制御方式によれば、SSUに接続されるFE 20 44 SCIインタフェース P及び複数のBEP夫々のSVP間で通信を行なう必要 がなく、SPV間通信のためのハードウェア及びソフト ウェア量を削減でき、実用上きわめて有用である。

【図面の簡単な説明】

【図1】本発明方式のSCMPの構成図である。

【図2】SCMPのブロック図である。

【図3】SCMPの要部のブロック図である。

【図4】 電源投入処理のフローチャートである。

【図5】電源投入処理のフローチャートである。

【図6】クロックチューニングを説明するための図であ

【図7】 BEPの障害検出部のプロック図である。

【図8】従来システムの構成図である。

【符号の説明】

20 FEP

21. 22 BEP

26~28 SVP

29 ARC

30 CFR

31 CFX

32 CRR

40 メモリ部

41 メモリ制御部

42, 54 MOVER

43, 55 GSIGP

50 MSU

51 MCU

52 SU

53 VU

56 SCI

57 SPC

【図1】

本的明方式のSCMPの構成図


SSU CFR CFX FER BEP BEP SYP SVP SYP ARC

[図4]

常道投入処理のフローチャート

[図5]

電波投入処理のフローチャート




(6)

特開平6-231098

[図2]


SCMPのブロック図



特開平6-231098


(7)

【図3】 SCMPの季都のブロッ2図



[図6]


クロックチューニングな使用なための図



(8)

特開平6-231098

[図7] BEPの障害検出部のプロック図



(9)

特開平6-231098

[图8]

従来システムの構成図

